聯系我們
東莞市眾升儀器有限公司
 

業務部
聯系人:陳平
聯系電話:0769-23131676
傳真號碼:0769-23131096
移動電話:15989633801(微信同號)
Email:ZS1717@163.com
 QQ:782352024


地址:東莞市莞城街道東城路莞城段33號405室
公司網址:http://www.dietforhumans.com
文章詳情

EMI/EMC設計經典70問答(二)

日期:2022-08-14 00:51
瀏覽次數:285
摘要:17、請說明一下什么時候用分割底層來減少干擾,什么時候用地層分區來減少干擾。 答:分割底層,我還沒聽說過,什么意思?是否能舉個例子。 地層分割,主要是為了提??擾源和**擾體之間的隔離度,如數模之間的隔離。當然分割也會帶來諸如跨分割等信號完整性問題,利用ansoft的SIwave可以方便的檢查任意點之間的隔離度。當然提高隔離度,還有其它辦法,分層、去耦、單點連接、都是辦法,具體應用的效果可以用軟件仿真。 18、電容跨接兩個不同的電源銅箔分區用作高頻信號的回流路徑,眾所周知電容隔直流通交流,頻率越高電流越流暢,我...
17、請說明一下什么時候用分割底層來減少干擾,什么時候用地層分區來減少干擾。
答:分割底層,我還沒聽說過,什么意思?是否能舉個例子。 地層分割,主要是為了提??擾源和**擾體之間的隔離度,如數模之間的隔離。當然分割也會帶來諸如跨分割等信號完整性問題,利用ansoft的SIwave可以方便的檢查任意點之間的隔離度。當然提高隔離度,還有其它辦法,分層、去耦、單點連接、都是辦法,具體應用的效果可以用軟件仿真。
18、電容跨接兩個不同的電源銅箔分區用作高頻信號的回流路徑,眾所周知電容隔直流通交流,頻率越高電流越流暢,我的疑惑是現今接入PCB中的電平大都是經過慮除交流的,那么如前所述電容通過的是什么呢?"交流的信號"嗎?
答1:這個問題很有點玄妙,沒見過很服人的解釋。對于交流,理想的是,電源和地“短路”,然而實際上其間的阻抗不可能真的是0 。你說的電容,容量不能太大,以體現出“低頻一點接地,搞頻多點接地”這一原則。這大概就是該電容的存在價值。經常遇到這樣的情況:2個各自帶有電源的部件連接后,產生了莫名其妙的干擾,用個瓷片電容跨在2個電源間,干擾就沒了。
答2:該電容是用來做穩壓和EMI用的,通過的是交流信號。“現今接入PCB中的電平大都是經過慮除交流的”的確如此,不過別忘了,數字電路本身就會產生交流信號而對電源造成干擾,當大量的開關管同時作用時,對電源造成的波動是非常大的。不過在實際中,這種電容主要是起到輔助的作用,用來提高系統的性能,其它地方設計的好的話,完全可以不要。
答3:交流即是變化的。對于所謂的直流電平,比如電源來說,由于布線存在阻抗,當他的負載發生變化,對電源的需求就會變化,或大或小。這種情況下,“串聯”的布線阻抗就會產生或大或小的壓降。于是,直流電源上就有了交流的信號。這個信號的頻率與負責變化的頻率有關。電容的作用在于,就近存儲一定的電荷能量,讓這種變化所需要的能量可以直接從電容處獲得。近似地,電容(這時可以看成電源啦)和負載之間好像就有了一條交流回路。電容起到交流回路的作用,大致就是這樣的吧……
19、公司新做了一款手機,在做3C認證時有一項輻射指標沒過,頻率為50-60M,超過了5dB,應該是充電器引起的,就加了幾個電容,其它的沒有,電容有1uF,100uF的。請問有沒有什么好的解決方案(不改充電器只更改手機電路)。在手機板的充電器的輸入端加電容能解決嗎?
答1:電容大的加大,小的改小,串個BIT,不過是電池導致的可能性不是很大。
答2:你將變頻電感的外殼進行對地短接和屏蔽試試。
20、PCB設計如何避免高頻干擾?
答:避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離,或加ground guard/shunt traces在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。
21、PCB設計中如何解決高速布線與EMI的沖突?
答:因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規范。 所以, *好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內層。 *后才用電阻電容或ferrite bead的方式, 以降低對信號的傷害。
22、若干PCB組成系統,各板之間的地線應如何連接?
答:各個PCB板子相互連接之間的信號或電源在動作時,例如A板子有電源或信號送到B板子,一定會有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會找阻抗*小的地方流回去。所以,在各個不管是電源或信號相互連接的接口處,分配給地層的管腳數不能太少,以降低阻抗,這樣可以降低地層上的噪聲。另外,也可以分析整個電流環路,尤其是電流較大的部分,調整地層或地線的接法,來控制電流的走法(例如,在某處制造低阻抗,讓大部分的電流從這個地方走),降低對其它較敏感信號的影響。
23、PCB設計中差分信號線中間可否加地線?
答:差分信號中間一般是不能加地線。因為差分信號的應用原理*重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處,如flux cancellation,抗噪聲(noise immunity)能力等。若在中間加地線,便會破壞耦合效應。
24、適當選擇PCB與外殼接地的點的原則是什么?
答:選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如,通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接,以盡量縮小整個電流回路面積,也就減少電磁輻射。
25、在電路板尺寸固定的情況下,如果設計中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導致走線的相互干擾增強,同時走線過細也使阻抗無法降低,請介紹在高速(>100MHz)高密度PCB設計中的技巧?
答:在設計高速高密度PCB時,串擾(crosstalk interference)確實是要特別注意的,因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方:
1.控制走線特性阻抗的連續與匹配。
2.走線間距的大小。一般常看到的間距為兩倍線寬。可以透過仿真來知道走線間距對時序及信號完整性的影響,找出可容忍的*小間距。不同芯片信號的結果可能不同。
3.選擇適當的端接方式。
4.避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重迭在一起,因為這種串擾比同層相鄰走線的情形還大。
5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。 在實際執行時確實很難達到完全平行與等長,不過還是要盡量做到。
除此以外,可以預留差分端接和共模端接,以緩和對時序與信號完整性的影響。


26、PCB設計中模擬電源處的濾波經常是用LC電路。但是為什么有時LC比RC濾波效果差?
答: LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻率較低,而電感值又不夠大,這時濾波效果可能不如RC。但是,使用RC濾波要付出的代價是電阻本身會耗能,效率較差,且要注意所選電阻能承受的功率。
27、PCB設計中濾波時選用電感,電容值的方法是什么?
答:電感值的選用除了考慮所想濾掉的噪聲頻率外,還要考慮瞬時電流的反應能力。如果LC的輸出端會有機會需要瞬間輸出大電流,則電感值太大會阻礙此大電流流經此電感的速度,增加紋波噪聲(ripple noise)。 電容值則和所能容忍的紋波噪聲規范值的大小有關。紋波噪聲值要求越小,電容值會較大。而電容的ESR/ESL也會有影響。 另外,如果這LC是放在開關式電源(switching regulation power)的輸出端時,還要注意此LC所產生的極點零點(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。
28、EMI的問題和信號完整性的問題,是相互關聯的,如何在定義標準的過程中,平衡兩者?
答:信號完整性和EMC還處于草案中不便于公開,至信號完整性和EMI兩者如何平衡,這不是測試規范的事,如果要達到二者平衡,*好是降低通信速度,但大家都不認可。
29、PCB設計中如何盡可能的達到EMC要求,又不致造成太大的成本壓力?
答: PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外,通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。
1、盡可能選用信號斜率(slew rate)較慢的器件,以降低信號所產生的高頻成分。
2、注意高頻器件擺放的位置,不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配,走線層及其回流電流路徑(return current path), 以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割,并將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。
7、電源層比地層內縮20H,H為電源層與地層之間的距離。

30、PCB設計中當一塊PCB板中有多個數/模功能塊時,常規做法是要將數/模地分開,原因何在?
答:將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生噪聲,噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近,則即使數模信號不交叉, 模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。

31、在高速PCB設計時,設計者應該從那些方面去考慮EMC、EMI的規則呢?
答:一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置, PCB迭層的安排, 重要聯機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本. 例如時鐘產生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內層并注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的范圍. *后, 適當的選擇PCB與外殼的接地點(chassis ground)。
32、PCB設計時,怎樣通過安排迭層來減少EMI問題?
答:首先,EMI要從系統考慮,單憑PCB無法解決問題。層疊對EMI來講,我認為主要是提供信號*短回流路徑,減小耦合面積,抑制差模干擾。另外地層與電源層緊耦合,適當比電源層外延,對抑制共模干擾有好處。

粵公網安備 44190002002243號

动态图试看120秒,无翼乌之侵犯工口全彩,美女 肉棒